PWM输出高电平只有4.25V
MCU是HK32F030F4P6，TIM3_CH1通道输出PWM只有4.25V，VDD电源供电5V很稳定，图中示波器黄色1通道是VDD电源供电的波形，蓝色2通道是PWM输出的波形，75Khz,占空比50%，高电平只有4.25V有大神解答一下吗？ GPIO初始化速度开到最大试试 475463351 发表于 2021-11-6 12:21GPIO初始化速度开到最大试试
GPIO速度初始化我设置就是最大的 本帖最后由 475463351 于 2021-11-23 22:09 编辑
1111111111111111111111 475463351 发表于 2021-11-6 14:15
你是想输出5V？应该没有据我所知，ST103系列里面有MOS管，最起码有个MOS管的压降，应该达不到VDD的，想要 ...
看图的MOS管，上管是P沟道的并没有压降好吗？ 475463351 发表于 2021-11-6 14:15
你是想输出5V？应该没有据我所知，ST103系列里面有MOS管，最起码有个MOS管的压降，应该达不到VDD的，想要 ...
我又不是没玩过STM32的PWM，之前我一直玩的是F103，PWM高电平一直是VDD的电压 mmiiaaoo 发表于 2021-11-6 17:35
我又不是没玩过STM32的PWM，之前我一直玩的是F103，PWM高电平一直是VDD的电压 ...
关于压降，大神你仔细看看MOS管的数据手册有木有，不讨论咯。世界万物都有压降，只是高低，有可能HK的压降大呢？ 475463351 发表于 2021-11-6 18:39
关于压降，大神你仔细看看MOS管的数据手册有木有，不讨论咯。世界万物都有压降，只是高低，有可能HK的压 ...
还有提醒你一点，这个压降和你IO外部接的电阻有关系，说白了就是输出电流。如果都排除了，那就是这样啦。 475463351 发表于 2021-11-6 18:57
还有提醒你一点，这个压降和你IO外部接的电阻有关系，说白了就是输出电流。如果都排除了，那就是这样啦。 ...
看到你的回复，我陷入了深思，这个论坛到底有没有点实力的人？你居然分析MOS管在这种环境下有0.7V的压降？你在搞笑吗？你知道MOS管的工作原理吗？还有你说的IO口外部电阻有关，难道我不知道吗?你觉得我量这种波形的时候会接电阻吗？ 本帖最后由 mmiiaaoo 于 2021-11-6 22:26 编辑
mmiiaaoo 发表于 2021-11-6 22:10
看到你的回复，我陷入了深思，这个论坛到底有没有点实力的人？你居然分析MOS管在这种环境下有0.7V的压降 ...
475463351 发表于 2021-11-6 18:57
还有提醒你一点，这个压降和你IO外部接的电阻有关系，说白了就是输出电流。如果都排除了，那就是这样啦。 ...
你给我说说N沟道MOS管和P沟道的工作原理，看看你怎么理解的？给我说说MOS管源极和漏极的内阻是怎么变化的，这个0.7V的压降怎么来的？ mmiiaaoo 发表于 2021-11-6 22:26
你给我说说N沟道MOS管和P沟道的工作原理，看看你怎么理解的？给我说说MOS管源极和漏极的内阻是怎么变化的 ...
压降不在mos管上，难道张翅膀飞了？你不能试试和你PWM频率有没有关系，直接推挽试试。大哥你是来问问题的吗？ mmiiaaoo 发表于 2021-11-6 22:26
你给我说说N沟道MOS管和P沟道的工作原理，看看你怎么理解的？给我说说MOS管源极和漏极的内阻是怎么变化的 ...
自己百度 475463351 发表于 2021-11-6 23:29
自己百度
呵呵？百度？我还要百度吗？我玩了7年三极管，MOS管，IGBT管，我来告诉你这个压降怎么来的，就是工作电流*MOS管开通的内阻=压降，那么问题来了，IO口我没接任何的负载就接了示波器探头，哪来的电流？没有电流哪来的压降？难道我的示波器吃了IO口的电流吗？用脑子想想，再说了芯片公司不可能把MOS管的内阻做那么大，因为内阻大了损耗也会大，MCU要求的是低功耗，所以这种MOS管的内阻都是uΩ级别的，你知道uΩ级别的MOS管要达到多少电流才能有0.7V的压降吗？ 475463351 发表于 2021-11-6 23:20
压降不在mos管上，难道张翅膀飞了？你不能试试和你PWM频率有没有关系，直接推挽试试。大哥你是来问问题的 ...
为什么你只想到少了0.7V就是MOS管的压降？不能来自其他地方？你不知道很多芯片都有PWR寄存器吗？你说直接推挽？我本来就是设定的IO口是复用推挽，我是来问问题的，但是看到你在这里误导别人我就来气。 475463351 发表于 2021-11-6 23:20
压降不在mos管上，难道张翅膀飞了？你不能试试和你PWM频率有没有关系，直接推挽试试。大哥你是来问问题的 ...
还有一点MOS管确实是和频率有关系，但是必须是结电容很大的MOS管才能体现出来，这种MOS管结电容非常小，就算结电容很大只会影响上升沿和下降沿的时间，波形会变形，但是不会影响最高点的电压。 mmiiaaoo 发表于 2021-11-7 09:58
呵呵？百度？我还要百度吗？我玩了7年三极管，MOS管，IGBT管，我来告诉你这个压降怎么来的，就是工作电流 ...
uΩ级别？你是开玩笑吗？ lyjian 发表于 2021-11-7 10:34
uΩ级别？你是开玩笑吗？
确实，我想了一下，uΩ级别太夸张了，不好意思，我就算它几欧姆吧，也不会有0.7V的压降，对吧？ 475463351 发表于 2021-11-6 23:29
自己百度
给你看一下我的仿真结果，我还加了100Ω和1uF的负载，依然输出是5V，你说的压降在哪里？？？？？
mmiiaaoo 发表于 2021-11-7 11:30
给你看一下我的仿真结果，我还加了100Ω和1uF的负载，依然输出是5V，你说的压降在哪里？？？？？
哥们，如果开始就不认为是压降在MOS管上那就不用讨论了，要是你说不是后端造成的，那就是前端，前端就是栅极G那边的频率关系了，你说电阻都是导通的时候，不完全导通的时候你知道电阻是多少？那么请问你，你怎么排除压降不在MOS管上？
页:
[1]
2