canda 发表于 2007-5-16 11:02

请教关于pci时钟布线的问题

在pci标准中规定时钟线须走2.5英寸，但在做主板时，系统时钟是由主板提供，主板上的33M晶振输出时钟经buffer后到pci桥的pclk和slot的pci clk脚，在这种情况下，布线该如何，是桥的时钟脚到slot的时钟脚间的连线控制在２.5英寸，还是时钟buffer的输出脚到slot的时钟脚间距为2.5英寸,或者不用考虑2.5英寸，只要保证时钟buffer到slot的距离和到桥的距离等长即可？？

yxwsz 发表于 2007-5-16 13:11

金手指到芯片clk的走线距离

对于PCI板卡来说，&nbsp;33M时钟的金手指到芯片的PCI&nbsp;输入时钟引脚，要求为2.5inch;<br />如果中间有驱动芯片，需要考虑驱动芯片的延时。<br /><br />主板没做过

bluesunqiu 发表于 2007-5-16 15:49

主板没有2.5inch的限制

主板时钟线长度不能小于相应槽位的数据线长度

mybao 发表于 2007-5-16 22:27

ding

hyhjjg 发表于 2008-5-7 19:41

那么可以给我们发个PCI插槽的封装吗

没有PROTEL的话PDF格式也可，只要有尺寸标住就O&nbsp;了
页: [1]
查看完整版本: 请教关于pci时钟布线的问题