edacsoft 发表于 2009-3-6 11:19

关于芯片的DDR控制接口的一个问题

某款可以挂DDR的芯片，它有两个pin脚比较特殊：一入一出称为时钟环回，在PCB板上走线长度等于平均&nbsp;DDR2_CLK长度与平均DDR2_DQS&nbsp;长度之和。<br />请问这里面的原因？<br />

armecos 发表于 2009-3-6 11:53

应该是时钟补偿，用来调节相位的。

高档的时钟方案一般都有PLL补偿，时钟环回的。具体数值可以根据平衡等式计算。

edacsoft 发表于 2009-3-6 13:43

时钟补偿为什么要加上DDR2_DQS线长

armecos 发表于 2009-3-6 17:41

本质上就是保持同频同相，让采样点落在数据正中间，

满足采样建立/保持时间。
页: [1]
查看完整版本: 关于芯片的DDR控制接口的一个问题