claretttt 发表于 2025-3-19 15:47

高阻态可以理解为一种特殊的电路状态,此时端口或引脚对外呈现出极高的电阻,几乎没有电流通过,既不输出高电平,也不输出低电平,仿佛与电路断开连接一样,但实际上它又并非真正的物理断开。在这种状态下,该引脚对其他电路部分的影响极小,就像处于一种 “悬浮” 的状态。比如,当单片机的某个 I/O 口设置为高阻态时,从该 I/O 口看进去,就好像连接了一个阻值极大的电阻,使得该端口在电路中几乎不参与电信号的传输和处理。

abotomson 发表于 2025-3-20 09:01

当引脚处于高阻态时,如果没有合适的上拉或下拉电阻来固定其电压水平,那么这个引脚可能会受到外界噪声的影响而漂移不定,导致不可预期的行为。

hearstnorman323 发表于 2025-3-20 10:45

处于高阻态的引脚允许外部电路对其进行控制或读取。因为引脚没有固定的输出电平,它能够接收来自外部电路的输入信号,并且其电平状态会随着外部输入的变化而变化。

Moon月 发表于 2025-4-6 20:09

高阻态顾名思义就是电阻值很高。

星闪动力 发表于 2025-4-7 10:15

高阻态像断开的开关,不导电,不干扰其他电路,用途多。

未来AI 发表于 2025-4-8 09:45

高阻态就像引脚休息模式,不干扰电路,还能当输入用。

AIsignel 发表于 2025-4-12 12:01

高阻态GPIO可能有漏电,设计时注意功耗。

IntelCore 发表于 2025-4-12 21:43

先让引脚像没插线一样,再设为接收信号,这样就不会有残留电荷干扰采样结果了。

yangxiaor520 发表于 2025-4-14 08:05

高阻态可以理解为开路状态吧

zephyr9 发表于 2025-4-14 12:26

高阻态不耗电,也不影响别的东西,更安全。

单芯多芯 发表于 2025-5-8 22:41

SCL和SDA线都应连接上拉电阻到VCC,确保总线稳定。

dreamCar 发表于 2025-5-11 09:59

高阻输入就像一个超级挑剔的耳朵,只听不参与,对前级电路影响不大。

理想阳 发表于 2025-5-11 21:12

拔掉引脚线,设为输入,消除残留电荷干扰。

LinkMe 发表于 2025-5-15 07:35

高阻态让单片机GPIO像万能钥匙,方便切换设备间通信和接口设置。

地瓜patch 发表于 2025-5-22 22:17

高祖就是三太态

小熊01 发表于 2025-6-5 07:10

高阻态就是电阻特别大,就像电线断了差不多。

MintMilk 发表于 2025-6-14 17:02

高阻态就像一条断了电的路,电流无法通过。

软核硬核 发表于 2025-7-4 11:03

用外部电阻设定总线电平,防止悬浮,保证电路稳定。

Pretext 发表于 2025-7-10 07:53

高阻态是指单片机I/O口不驱动,处于不导通状态,类似于悬空。

PreWorld 发表于 2025-7-11 07:06

高阻态类似电路的闲置状态,不影响其他部分,同时也能充当输入信号。
页: 1 2 [3] 4
查看完整版本: 单片机中的高阻态