HC32A4A0PITI-LQFP100 ADC如何在低功耗模式下维持稳定性？
我在开发电池供电应用时使用HC32A4A0PITI-LQFP100，尤其关注其低功耗模式下的ADC性能。如何在低功耗模式下维持ADC的稳定性和精度？在这些模式下，是否有特别需要注意的配置或技巧？主要是让芯片在不工作适合休眠。 HC32A4A0 提供多个低功耗模式，最常用的有 Sleep 模式 和 Deep Sleep 模式。 HC32A4A0提供几种低功耗模式，包括 Sleep模式 和 Standby模式。 某些低功耗模式可能会停用外部时钟源或时钟生成单元，因此在进入低功耗模式时，应确保ADC时钟来源稳定。
学习一下啊！感觉有点知识慌了 DeepStop 和 Standby 模式下 ADC 时钟被关断，ADC将停止工作。 在低功耗模式下，建议使用 较低的 ADC 输入时钟频率 在开发电池供电应用时，使用HC32A4A0PITI-LQFP100的ADC并维持其在低功耗模式下的稳定性和精度，需关注以下配置与技巧 ADC时钟源选择，HC32A4A0PITI的ADC时钟可由内部高速RC、中速RC（8MHz）或外部晶体振荡器提供。在低功耗模式下，建议切换至内部中速RC（8MHz）以降低动态功耗，同时需通过软件校准补偿其频率偏差对ADC转换精度的影响 该芯片ADC配备3个独立采样保持电路，支持12位分辨率、2.5MSPS采样率。在低功耗模式下，可通过降低采样率（如降至100kSPS以下）减少瞬态功耗，同时需确保采样时间（APP_ADC_SA_SAMPLE_TIME）不小于30个时钟周期，以维持转换精度 芯片的模拟电源和基准电压需通过外部低噪声LDO供电，推荐使用输出噪声<50μVrms的LDO（如TPS7A83）。在低功耗模式下，若使用内部基准电压（1.2V），需通过BGR_Enable()函数开启基准电压缓冲器，以减少负载效应对精度的干扰 在Sleep模式（内核休眠，外设保持运行）下，ADC可继续工作，但需关闭未使用的通道以减少漏电流。例如，通过ADC_ChannelCmd(APP_ADC_UNIT, ADC_SEQ_A, Disable)禁用序列A的未用通道。 Deep Sleep模式（内核与外设均休眠）下，ADC默认关闭。若需在此模式下采样，需：配置唤醒源为ADC转换完成中断 在唤醒后立即执行ADC校准补偿温度漂移对精度的影响。 Stop模式（关闭内部高速RC，保留低速RC）下，ADC可通过配置ADC_CLK_SRC_LRC使用32kHz低速RC时钟。此时采样率需降至1kSPS以下，并通过多次采样平均（如APP_ADC_AVG_CNT=16）提高信噪比 建议使用高精度电流表测量不同模式下的电流：Sleep模式：<50μA（ADC持续采样）。Deep Sleep模式：<1μA（ADC关闭，仅保留唤醒中断）。Stop模式：<0.5μA（ADC使用低速RC时钟）。 输入已知电压（如2.5V基准电压），通过ADC_ReadData()读取转换值，计算误差：误差= 4096测量值−理论值 ×3.3V 根据采样频率需求选择模式，优先用睡眠模式实现周期性采样，避免在深度睡眠中强制启用 ADC 导致时钟不稳定。 不同模式下 ADC 的运行机制和可配置项不同
页:
[1]