robincotton
发表于 2025-7-10 17:22
在 VDDA 和 VREF+ 引脚附近加去耦电容
macpherson
发表于 2025-7-11 10:54
模拟部分与数字部分用地线隔离，避免数字噪声串入模拟电路。
sdCAD
发表于 2025-7-11 12:27
PCB 板上或周围环境中的电磁干扰会影响模拟信号的稳定性。
maqianqu
发表于 2025-7-11 12:56
采样基准不稳定。
mikewalpole
发表于 2025-7-12 11:30
当信号源输出阻抗大于10kΩ时，ADC内部的采样电容充电不足，导致采样值不稳定。
averyleigh
发表于 2025-7-12 16:38
ADC 参考点不稳定。
mollylawrence
发表于 2025-7-12 20:10
硬件噪声难以完全消除时，可通过软件算法降低波动影响。
benjaminka
发表于 2025-7-18 10:21
在软件中实现滤波算法，如移动平均滤波或卡尔曼滤波，以平滑采样值
usysm
发表于 2025-7-18 11:23
可以在VREF+和GND之间添加10μF和0.1μF的去耦电容。
mmbs
发表于 2025-7-18 12:20
对采集结果进行软件滤波
uytyu
发表于 2025-7-18 14:58
尽量缩短模拟输入引脚到源端的走线长度，避免平行于高速数字信号线
jackcat
发表于 2025-7-18 18:03
ADC相关的走线尽量短，避免与数字信号线平行，减少串扰
janewood
发表于 2025-7-18 20:32
VDDA 和 VSSA 是干净的模拟电源和地，最好用磁珠与数字部分隔离
alvpeg
发表于 2025-7-18 21:44
模拟信号路径过长或靠近数字高频信号线，容易引入干扰。
cashrwood
发表于 2025-7-18 22:33
采样值波动较大，尤其在高阻抗信号源情况下。
uiint
发表于 2025-7-19 11:00
如果采样频率过高，可能会导致采样值波动。尝试降低采样频率看是否有改善。
louliana
发表于 2025-7-19 11:47
使用差分输入来提高抗干扰能力。
uptown
发表于 2025-7-19 12:21
电源线上的噪声可能会耦合到ADC输入端，导致采样值波动。
uiint
发表于 2025-7-19 14:28
电源线路没有引入过多的噪声。可以使用示波器检查电源线上的噪声水平。
geraldbetty
发表于 2025-7-19 15:59
地线设计不良，有共模干扰