gaochy1126 发表于 2025-9-28 17:29

无毛刺的时钟切换电路




https://i0.hdslb.com/bfs/article/57aac297b1a482cf13e6c475e4585e49f5b31def.png@1192w.webp


https://i0.hdslb.com/bfs/article/e55f6b42a9878d63342459af0e15456d68a3c9ed.png@1192w.webp


https://i0.hdslb.com/bfs/article/681d1714e5ab1cc49d61660db5c284fd9bc15f95.png@1192w.webp





burgessmaggie 发表于 2025-9-28 19:19

资料很好。谢谢楼主！                                 

olivem55arlowe 发表于 2025-9-28 19:19

资料的确是很全面                                 

hudi008 发表于 2025-9-28 19:20

资料够全的，多谢分享                                 

tifmill 发表于 2025-9-28 19:20

资料还是相当全面的                                 

pentruman 发表于 2025-9-28 19:21

谢谢lz分享，很有用                                 

ccook11 发表于 2025-9-28 19:21

共享的资料比较详细谢谢                                 

primojones 发表于 2025-9-28 19:21

正准备学习的朋友推荐下载。                                 

chenci2013 发表于 2025-9-28 19:22

楼主太好了，非常感谢            

rosemoore 发表于 2025-9-28 19:22

以后多交流交流                  

janewood 发表于 2025-9-28 19:23

谢谢lz分享，很有用                                 

juliestephen 发表于 2025-9-28 19:23

有时间需要好好看看   不错                                 

gaochy1126 发表于 2025-9-28 19:42

需验证切换瞬间的毛刺、时钟完整性及亚稳态情况‌

gaochy1126 发表于 2025-9-28 19:42

需在SDC文件中明确时钟切换路径的时序要求‌
                  

gaochy1126 发表于 2025-9-28 19:42

时钟门控需与无毛刺切换结合，避免动态功耗异常‌

gaochy1126 发表于 2025-9-28 19:43

需特别关注选择信号到DFF的路径、DFF间反馈路径的建立/保持时间‌

gaochy1126 发表于 2025-9-28 19:43

必须在两个时钟源均为低电平时完成切换，避免高电平切换导致的毛刺‌

gaochy1126 发表于 2025-9-28 19:43

通过反馈机制确保切换时先切断当前时钟，再启用新时钟‌
页: [1]
查看完整版本: 无毛刺的时钟切换电路