skm2008 发表于 2013-6-19 13:01

布线也可能产生辐射超标，电源是否与通讯信号线交叉或平行？

DYCN 发表于 2013-6-19 21:26

AD本身是不是也要分地?

skm2008 发表于 2013-6-20 11:59

DYCN 发表于 2013-6-19 21:26 static/image/common/back.gif
AD本身是不是也要分地?

分模拟地和数字地

skm2008 发表于 2013-6-28 12:42

只能通过结构屏蔽处理了

HORSE7812 发表于 2013-7-9 15:18

学习

flower_huanghua 发表于 2013-7-11 08:43

对AD加一个屏蔽罩试试。

iampeter 发表于 2013-7-12 13:19

bdkonly 发表于 2013-6-18 21:04 static/image/common/back.gif
根本问题是你的时钟线上送出去的电流没有一个低阻抗的回流路径。你完全可以为你的时钟线在AD模块与数字模块 ...

不管是用零欧还是磁阻问题还是存在，在时钟线旁边单独使用一个地线连接还是无效果！！！330M辐射还是达到-60dbm！！！

grasswolfs 发表于 2014-5-8 14:00

iampeter 发表于 2013-7-12 13:19 static/image/common/back.gif
不管是用零欧还是磁阻问题还是存在，在时钟线旁边单独使用一个地线连接还是无效果！！！330M辐射还是达到 ...

这个问题最后怎么解决的，重新做板了么？

iampeter 发表于 2014-5-20 16:17

grasswolfs 发表于 2014-5-8 14:00 static/image/common/back.gif
这个问题最后怎么解决的，重新做板了么？

共地，换LVDS输出的AD，降低时钟的幅度！！！

grasswolfs 发表于 2014-5-20 16:21

iampeter 发表于 2014-5-20 16:17 static/image/common/back.gif
共地，换LVDS输出的AD，降低时钟的幅度！！！

降低时钟的幅度是什么意思？阻抗分的？

iampeter 发表于 2014-5-20 18:04

grasswolfs 发表于 2014-5-20 16:21 static/image/common/back.gif
降低时钟的幅度是什么意思？阻抗分的？

是的！差分时钟摆幅是200mv左右，3.3V的LVCOMS幅度可以到5V，辐射的能量相差很大！

grasswolfs 发表于 2014-5-20 18:40

iampeter 发表于 2014-5-20 18:04 static/image/common/back.gif
是的！差分时钟摆幅是200mv左右，3.3V的LVCOMS幅度可以到5V，辐射的能量相差很大！ ...

那就是说200mV的差分时钟其实就足够用的，对了，有个问题是前后的指标除了辐射指标，别的性能相比怎么样？

iampeter 发表于 2014-5-21 22:37

没发现，不同厂家的也不好比，信噪比什么的都满足要求。现在高级的AD都是高速串口输出了，就是FPGA接收数据麻烦点！

zch_genius 发表于 2014-6-17 21:27

扩频或延缓上升沿时间试过没，定位到了时钟应该好解决啊

kwiewie1988 发表于 2021-12-6 15:14

1.时钟的回流路径上不能出现高阻抗，否则，RF电流遇到高阻抗会形成共模电压，它会驱动共模电流向外部发射；所谓高阻抗如：磁珠、过孔、裂缝、开槽，自己检查是否存在这个问题；2.高速信号，鲜有走地线，这是因为如果足够放一下一根地线，说明距离挺大，串扰影响有限，其次，如果长地线不能每隔二十分之一波长打孔，那么就有可能形成等效天线，还不如不加；
页: 1 [2]
查看完整版本: 高速AD导致地上辐射超标的问题