弄月书生 发表于 2007-4-17 11:09

请教VHDL 设计错误.

我引入FPGA的数据总线上连接了好几个可读写的寄存器.但是出现了着个错误.哪个师兄帮忙想办法改正下.<br />ERROR:Xst:528&nbsp;-&nbsp;Multi-source&nbsp;in&nbsp;Unit&nbsp;&ltMAOLO&gt&nbsp;on&nbsp;signal&nbsp;&ltodata&lt2&gt&gt

弄月书生 发表于 2007-4-17 11:15

难道要将数据总线输入与输出分开

lsdf2002 发表于 2007-4-20 16:13

回复

从错误上看好像是odata（2）不只有一个源，可能是有2条以上的线与它连接了，或者是线的名字重名了，呵呵，仅仅是建议一下了
页: [1]
查看完整版本: 请教VHDL 设计错误.