论坛首页 › EDA 技术 › CPLD外围电路设计时可以没有晶振吗？

不爱说话 发表于 2007-11-21 14:01

CPLD外围电路设计时可以没有晶振吗？

我们现在使用XC9500XL的CPLD在设计中，其实只用它做简单的逻辑转换，是否也需要连接晶振呢？

王紫豪 发表于 2007-11-21 15:31

不需要

不爱说话 发表于 2007-11-21 15:40

thanks

xwj 发表于 2007-11-21 15:44

不是时序电路当然可以不要啦

不爱说话 发表于 2007-11-23 09:54

还有一个问题

如果我想得到0-5V&nbsp;COMS/TTL输出的话需要使用5V的CPLD（例如XC9500系列），<br />3.3V的CPLD（XC9500XL）产生不了5V的TTL/CMOS输出电平，虽然它可以承受5V的输入。<br />是这个道理吧。

wu_jin_liang 发表于 2015-7-26 14:30

不需要的

查看完整版本: CPLD外围电路设计时可以没有晶振吗？