atao涛 发表于 2008-4-16 16:19

fpga配置过程中 IO电平问题??

&nbsp;&nbsp;各位大侠:<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FPGA&nbsp;在上电&nbsp;到&nbsp;配置完成&nbsp;期间(配置过程中)&nbsp;&nbsp;&nbsp;IO电平是&nbsp;什么电平????&nbsp;&nbsp;&nbsp;是&nbsp;不定态???&nbsp;&nbsp;&nbsp;还是&nbsp;可以设置???<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;我用&nbsp;SPARTAN&nbsp;3&nbsp;&nbsp;XC3S400&nbsp;&nbsp;做了&nbsp;一个&nbsp;实验,,,把&nbsp;HS_EN脚分别&nbsp;&nbsp;拉高和&nbsp;拉低,,&nbsp;&nbsp;用灯去显示&nbsp;IO脚的状态,,,,发现&nbsp;在上电后&nbsp;还是有瞬间灯亮,,&nbsp;后才进入配置的状态,,&nbsp;

zgl7903 发表于 2008-4-17 09:33

先擦除，再上电一次看看？

页: [1]
查看完整版本: fpga配置过程中 IO电平问题??