yaocong 发表于 2008-11-15 13:12

VHDL编译出错，高手指点

LIBRARY&nbsp;IEEE;<br />USE&nbsp;IEEE.STD_LOGIC_1164.ALL;<br />USE&nbsp;IEEE.STD_LOGIC_ARITH.ALL;<br /><br />ENTITY&nbsp;cnt6&nbsp;IS<br />&nbsp;&nbsp;&nbsp;PORT(reset,en,clk:IN&nbsp;STD_ULOGIC;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;carry:OUT&nbsp;STD_ULOGIC;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;q:OUT&nbsp;STD_ULOGIC_VECTOR(2&nbsp;DOWNTO&nbsp;0);<br />END&nbsp;cnt6;<br /><br />ARCHITECTURE&nbsp;rtl&nbsp;OF&nbsp;cnt6&nbsp;IS<br />&nbsp;&nbsp;SIGNALqs:STD_LOGIC_VECTOR(2&nbsp;DOWNTO&nbsp;0);<br />&nbsp;&nbsp;SIGNAL&nbsp;ca:STD_ULOGIC;<br />&nbsp;&nbsp;BEGIN<br />PROCESS(clk)<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VARIABLE&nbsp;q6:INTEGER;<br />BEGIN<br />&nbsp;&nbsp;IF&nbsp;(clk'EVENT&nbsp;ADN&nbsp;clk='1')&nbsp;&nbsp;THEN<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IF(reset='1')&nbsp;&nbsp;&nbsp;THEN<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;q6:=0;<br />ELSIF&nbsp;&nbsp;(en='1')&nbsp;&nbsp;&nbsp;THEN<br />&nbsp;&nbsp;&nbsp;&nbsp;IF(q6=5)&nbsp;&nbsp;&nbsp;THEN<br />&nbsp;&nbsp;&nbsp;&nbsp;q6:=0;<br />&nbsp;&nbsp;&nbsp;&nbsp;ca&lt='0';<br />&nbsp;&nbsp;&nbsp;&nbsp;ELSIF(q6=4)&nbsp;&nbsp;THEN<br />&nbsp;&nbsp;&nbsp;&nbsp;q6:=q6+1;<br />&nbsp;&nbsp;&nbsp;&nbsp;ca&lt='1';<br />ELSE<br />&nbsp;&nbsp;&nbsp;&nbsp;q6:=q6+1;<br />&nbsp;&nbsp;&nbsp;&nbsp;ca&lt='0';<br />&nbsp;&nbsp;END&nbsp;IF;<br />END&nbsp;IF;<br />END&nbsp;IF;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;qs&lt=CONV_STD_LOGIC_VECTOR(q6,3);<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;q&lt=TO_STDULOGICVECTOR(qs);<br />END&nbsp;PROCESS;<br />&nbsp;&nbsp;&nbsp;PROCESS(ca,en)<br />&nbsp;&nbsp;&nbsp;&nbsp;BEGIN<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;carry&lt=ca&nbsp;AND&nbsp;en;<br />&nbsp;&nbsp;&nbsp;&nbsp;END&nbsp;PROCESS;<br />END&nbsp;rtl;
页: [1]
查看完整版本: VHDL编译出错，高手指点