奇怪的SPI总线问题
本人小白，接触了SCT2024 CSTG,发现时序跟SPI差不多，但是驱动不了芯片。。。很急，请指点迷津以下是驱动程序sbitOE =P1^0; //定义使能
sbitLA =P1^1;
sbitSDI=P1^5; //定义数据输入端口
sbitCLK=P1^7; //定义时钟端口
sbitACC7=ACC^7; //定义累加器A的第8位
sbitACC0=ACC^0; //定义累加器A的第1位
void main()//16进制
{
uchar data1=0xff;
uchar data2=0xff;
uchar i;
OE=1;//使能端置1，数据有效
LA=0;
for(i=0;i<8;i++)
{
CLK=0;//清时钟总线
ACC=data1;
SDI=ACC7;//将addr高位数据送到SDI
CLK=1;//时钟上升沿发送数据
data1=(data1<<1);//准备传送下一位数据
}
CLK=0;
SDI=0;
for(i=0;i<8;i++)//传送地址
{
CLK=0;//清时钟总线
ACC=data2;
SDI=ACC7;//将addr高位数据送到SDI
CLK=1;//时钟上升沿发送数据
data2=(data2<<1);//准备传送下一位数据
}
CLK=0;
SDI=0;
LA=1;
_nop_();
_nop_() ;
LA=0;
OE=0;
} 自顶，放沉
页:
[1]