yangmm11 发表于 2014-11-11 17:17

PLL数字锁相环的配置

/*锁相环的设置*/
PLL_ConfigmyConfig      = {
0,    //IAI: the PLL locks using the same process that was underway
                //before the idle mode was entered
1,    //IOB: If the PLL indicates a break in the phase lock,
                //it switches to its bypass mode and restarts the PLL phase-locking
                //sequence
24,    //PLL multiply value; multiply 24 times
1             //Divide by 2 PLL divide value; it can be either PLL divide value
                //(when PLL is enabled), or Bypass-mode divide value
                //(PLL in bypass mode, if PLL multiply value is set to 1)
};


main()
{
        int i = 0;
        /*初始化CSL库*/       
    CSL_init();

    /*设置系统的运行速度为144MHz*/
    PLL_config(&myConfig);

在对数字锁相环的配置中，IOB=1，不是代表时钟发生器工作在旁路模式吗？
那为什么配置PLL MULT=24，PLL DIV=1，采用锁定模式，计算CPU的时钟频率为144MHz？




zhangmangui 发表于 2014-11-11 20:55

外部晶振是多少啊    应该是12MHz吧12M*24/2 = 144MHz

yangmm11 发表于 2014-11-12 09:06

zhangmangui 发表于 2014-11-11 20:55 static/image/common/back.gif
外部晶振是多少啊    应该是12MHz吧12M*24/2 = 144MHz

恩，是12Mhz，我的意思是为什么采用锁定模式 计算频率而不是采用旁路模式计算呢？PLL_Config中IOB=1的意思不是代表旁路模式吗？

zhangmangui 发表于 2014-11-12 10:31

yangmm11 发表于 2014-11-12 09:06 static/image/common/back.gif
恩，是12Mhz，我的意思是为什么采用锁定模式 计算频率而不是采用旁路模式计算呢？PLL_Config中IOB=1的意 ...

旁路模式应该是12M是吧
这个 我下来再看看 一起交流

yangmm11 发表于 2014-11-12 12:19

zhangmangui 发表于 2014-11-12 10:31 static/image/common/back.gif
旁路模式应该是12M是吧
这个 我下来再看看 一起交流

恩，我是对于锁存器流程中的模式转换没弄明白。。。

yangmm11 发表于 2014-11-13 17:35

zhangmangui 发表于 2014-11-12 10:31 static/image/common/back.gif
旁路模式应该是12M是吧
这个 我下来再看看 一起交流

什么时候需要对PLL进行配置呢？系统运行速度若不配置的话，是否是默认的12MHz？

zhangmangui 发表于 2014-11-13 21:59

yangmm11 发表于 2014-11-13 17:35 static/image/common/back.gif
什么时候需要对PLL进行配置呢？系统运行速度若不配置的话，是否是默认的12MHz？ ...

旁路的话应该是12M吧
页: [1]
查看完整版本: PLL数字锁相环的配置