EMI辐射超标如何处理？
有一电子产品在72M，108M，144M几个频点有两三个db的超标，初步分析应该是MCU引起的（MCU工作频率为36M)，应该采取什么方法来通过EMC测试？现在设备外壳与PCB板内部的地没有相连，请问连起来对改善EMC辐射有作用吗？主要是时钟、数据线
很多资料上都有处理方法楼上可以留个电话方便联系吗吗？
介绍俺的EMI整改经验
关于晶体部份：<br />1、晶体到MCU的两条线不要太细，尽量短直，且这两条线与两个负载电容所包围的面积要越小越好，电容地端，最好单独用较宽的走线单独引至MCU振荡地，不要与大面积地铜箔相连；<br />2、晶体背面最好是整片的地铜箔，不要走其它线，也不要在晶体正面上方走别的线；<br />3、有的MCU与不适合的晶体配合，振幅过高，产生截顶失真，便会产生较强的基波及强烈的谐波辐射，这种情况需在Xout上造近MCU一端串几十至几百欧电阻，让振幅峰峰值降至VCC的1/2~2/3为宜；<br /><br />高速线，一般是SDRAM、及数字视频信号的VCLK了，最好在其走线背面有地铜层，没有条件的，至少要有一条较宽的地线“护送”，能包地就更理想了，有的时候需要在靠MCU一端串电阻，消除过冲（过冲对辐射影响很大），不要串得太大，以免引起延迟；还有就是背面不要有平行的线，正面也是；另外就是USB，要走差分线；<br /><br />低速较长的线，也不容忽视，尽可能用RC抑制高频分量，靠近对外的接口处，要串磁猪, 电源进线处，串小的共模电感<br /><br />总而言之，辐射过强是较大的dv/dt，及较大的环路面积引起，想办法抑制电压瞬变，降低信号过冲，缩小信号与电流回流的环路面积。还有就是小天线效应<br /><br />最后的没有办法的办法，才是屏蔽，成本十分昂贵 常用的一些磁珠的滤波的做法还是要会的。 PowerAnts的回答很全面! 通常解决emc问题，在知道源头之后，需要了解传播的途径是什吗？是直接空间辐射，还是通过EUT拉出来的电缆，然后向外辐射。所以不同情况有不同的解决方案。除了Powerants的方法之外，楼主不放尝试：
1， 在时钟线上加pf级的电容，削弱时钟信号的高频分量。
2，如果你使用oscillator，可以对它的电源加磁珠或者电感滤波。
3，数据总线内的时钟信号也要仔细检查，overshoot，undershoot要尽可能消除。
至于是否要把外壳根内部地相连，个人认为作用不大。如果外壳接地，另当别论。 将晶体的功率减小，立竿见影 将晶体的功率减小，立竿见影
木头东瓜 发表于 2009-8-15 20:59 https://bbs.21ic.com/images/common/back.gif请问如何减小晶振功率？ 学习了 5楼中的第3点,便是降低晶振激励功率的方法 典型时钟线引起的问题，晶振输入处加磁珠，串小电阻。时钟线CLOCKOUT输出与外围连接的线尽量走短，别太绕，加PF级电容更好 屏蔽是个很好的手段，不妨把你的扫描结果贴出来看看。 在Xout上串几百欧电阻，以降低晶振增幅，可以显著改善 至于是否要把外壳根内部地相连，个人认为作用不大zhzhdao 发表于 2009-8-9 00:14 https://bbs.21ic.com/images/common/back.gif
如果辐射是通过外壳向外辐射的话,金属外壳要接地.一些悬浮不接地的铁片,比如SD卡座,散热器通常都是要接地的. 除了上述可能，还有可能是从CPU芯片封装辐射出去，电源可能不是EMI辐射的源头，但永远都是EMI的帮凶，电源接口部分，做些处理，这种问题我碰到过 老帖 关于晶体部份：1、晶体到MCU的两条线不要太细，尽量短直，且这两条线与两个负载电容所包围的面积要越小越好，电容地端，最好单独用较宽的走线单独引至MCU振荡地，不要与大面积地铜箔相连；2、晶体背面最好是整片的地 ...
PowerAnts 发表于 2009-7-22 13:31 https://bbs.21ic.com/images/common/back.gif收藏了 我有一款产品做整改的时候 被别人改的面目全非了 在我的电源线上加了三个磁环 请问这个正常吗？ 5# PowerAnts
蚂蚁确实很强