论坛首页
任务活动
问答
论坛专题
登录
注册
娃蛙哇
+ 关注
粉丝
0
|
主题
0
|
回帖
2
加好友
私信
帖子
主题
回复
评论
Verilog语法问题请教
2008-6-19 10:56
EDA 技术
3
1744
initial语句里的赋值应该都要定义为reg类型吧
2
3
近期访客
