768309320

粉丝 0 | 主题 0 | 回帖 1

Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？

2016-8-21 09:33

FPGA论坛
12
2510

请问用“原理图输入”应该如何设置，避免用于延时的多个逻辑门被综合优化掉？ ...

2

3

近期访客