spartan3-400a移植AC97 CORE
2011-8-16 19:47
- FPGA论坛
- 19
- 4482
版主真是兢兢业业的守着论坛了
每次都是有问必回
感谢版主
xilinx版块一定会越来越红火的 ...
NET AC97Clk LOC = F8;
NET AC97RESET_N LOC = E6;
NET SYNC LOC = F7;
NET SDATA_OUT LOC = E8;
N ...
是的，PLB - OPB -AC97 IP
OPB桥我测试过，没有问题的
而且OPB桥就是为这种应用而存在的，没道理不行 ...
问题解决了
是UCF文件中，管脚约束的问题
导致BIT_CLK布线可能不成功，
改了后就好了 ...
BSB中的时钟问题
2010-12-3 08:14
- FPGA论坛
- 2
- 2756
谢谢SuperX-man
原来是这样啊，我以为PLL DLL只能整数倍频和分频呢
DCM真的是很强大啊 ...
如何在system assembly view中将GPIO拆分接到不同的IP上
2010-12-27 11:17
- FPGA论坛
- 5
- 3326
看来只能这样
自已写一个IP
在IP里将GPIO的这32个位分出来
microlbaze 不运行的问题有点怪
2013-1-23 20:41
- FPGA论坛
- 14
- 4061
是接在CSO_B的
JTAG链里只有FPGA一个器件
PROM的TDO和TDI是短接的
－－－－－－－－－－－－－－－－－
上面我说过了，J ...
谢谢楼上
代码在片内
不是你说的这种情况
现在虽然说 将 DONE与PROM_CE短接 并不影响使用
但这终个疑 ...
下到别的板子没有问题
没有自已的IP核
直接JTAG，是可以的
将DONE与PROM_CE接通也是可以的
但不理解为 ...
JTAG链里只有FPGA一个器件
PROM的TDO和TDI是短接的
上电时，FPGA配制是成功了
主要是CPU不运行
如果是 ...
赛灵思FPGA千人培训大会火爆举行
2010-12-13 16:33
- FPGA论坛
- 4
- 3672
呵呵，这样的机会，要是在长沙就好了
十一月英雄榜!!快来领奖吧
2010-12-29 15:23
- FPGA论坛
- 11
- 2644
呵呵，真是意外啊
多谢版主，多谢论坛了
edk12.2与SDRAM的问题
2010-12-22 11:10
- FPGA论坛
- 6
- 3405
贴出测试程序
Xuint8* destination_location = (unsigned char *) XPAR_SDRAM_MPMC_BASEADDR;
prin ...
mch_emc IP的时序问题
2011-7-30 15:35
- FPGA论坛
- 8
- 3415
软件里的IP改了，换个软件又不行了
看来得自已做IP才行
也不是完不完美的问题
现在问题是要访问的外设是 在WE的下降沿写数据，而这时的数据处于亚稳压
所以出错 ...
你说要是这样该多好（看红圈片与楼主位的差别）
这算不算是BUG
本想在HDL里改一下，但文件太多了，有点 ...
大家觉得这不是个问题吗
通常来讲，RAM是在WE的底电平写数据，按理说这个时序是不会有什么问题
那如果是 ...
Mem_DQ_T的时序可不可以通过哪里来调整
当Mem_DQ_Out有数据输出时，它就立马有效 ...
济南Xilinx嵌入式研讨会
2010-12-25 16:30
- FPGA论坛
- 5
- 2814
长沙有没有啊
什么时候来长沙
2
3
近期访客