基于FPGA的级联结构FFT处理器的优化设计
2013-1-13 09:16
- FPGA论坛
- 17
- 2883
2 蝶形运算核的实现2．1 基-16蝶形运算核如果直接将基-16蝶形运算公式转换到硬件中实现基-16运算核，其结构 ...
1 FFT整体结构设计在FFT算法中，目前大多使用基-2和基-4算法实现级联结构的FFT处理器，除此之外，也可采用 ...
基于赛灵思Virtex5的PCI-Express总线接口设计
2013-1-12 22:45
- FPGA论坛
- 11
- 2417
同求啊
确保Virtex-5 DDR2 存储器接口的信号完整性
2013-1-12 21:59
- FPGA论坛
- 5
- 1934
:lol必须提醒我啊
添加时序约束的技巧分析
2021-8-17 16:17
- FPGA论坛
- 30
- 7776
猴哥，下次提醒我啊
设计技巧：用matlab来实现fpga功能的设计
2013-1-12 22:46
- FPGA论坛
- 8
- 1981
４、应用实例
图２是一个图像处理应用实例的系统实现框图。该应用实例使用５×５的二维FIR滤波器完成图像增 ...
由于一般的ＦＰＧＡ综合工具不支持浮点数，因此System Generator模块使用的数据类型为任意精度的定点数，这 ...
２、使用System Generator for DSP实现系统级建模
传统的DSP系统开发人员在设计一个DSP系统时，一般先研究 ...
FPGA动态局部可重构中基于TBUF总线宏设计
2013-1-12 21:58
- FPGA论坛
- 10
- 2033
3 总线宏的验证为了验证上述总线宏设计方法的正确与否，这里设计了一个功能简单的FPGA动态局部可重构实验。 ...
（3）TBUF外部端口的命名规则。根据图1的总线宏结构，对各个TBUF的外部端口T，I和O进行相应的命名，命名时 ...
2 基于TBUF的总线宏设计这里在深入研究Xilinx公司所提供的总线宏的基础上，结合宏的设计技术，完善了总线宏 ...
1 基于TBUF的总线宏结构在不同系列的Xilinx FPGA器件中，使用不同的总线宏来实现动态局部可重构技术。在Vir ...
基础知识：ASIC 和FPGA 深度比较
2013-1-13 21:51
- FPGA论坛
- 11
- 2174
FPGA 和 ASIC 的设计流程对比
FPGA 设计流程消除了复杂的而又耗时的平面布局、布局和布线、时序分析和掩模/ ...
赛灵思Spartan-3AN FPGA在弹上信息处理机中的应用
2013-1-13 22:27
- FPGA论坛
- 6
- 1938
系统仿真 以下为相关软件对系统主要功能进行的仿真：
图4 ISE编译后得出的FPGA资源利用情况
图5 数据 ...
115.2K异步串行输入通道由FPGA的UART IP核完成串行输入数据的接收.缓冲区由一个FIFO组成。组帧状态机会 ...
系统实现 信息处理机的系统工作流程见图3，具体包括： (1)上电复位及初始化 上电后，FPGA和ARM ...
FPGA设计 当3 路输入数字量的数据流和4M的1553数据在20ms的时间内传输时，所需的内存约为10KB。 缓 ...
基于赛灵思Spartan-3E的片上系统无线保密通信终端设计
2013-1-13 22:28
- FPGA论坛
- 5
- 2039
表2 是本系统CC2420涉及的寄存器及其功能
软核控制模块 3.3.1 软核MicroBlaze简介 MicroBlaze ...
AES加解密模块 3.1.1 AES简介 AES加解密算法(Rijndael算法)对待加密的明文先进行分段然后加密，明 ...
数据可靠传输 为了确保数据不出错和不丢失，本设计采用了CRC校验、超时重传、返回ACK和NOACK等措施来确 ...
2
3
近期访客