我与赛灵思的2012--伴我一起成长
2013-1-3 22:48
- FPGA论坛
- 106
- 9787
;P
天，猴哥，你必须送啊。
我与赛灵思的2012--在领先一代的All Programmable产品中快乐前行
2013-1-5 13:48
- FPGA论坛
- 170
- 16039
猴哥加油
猴哥，问一个问题，为什么你总是被要求送板子，为什么呢？
生活真丰富啊。猴哥，支持猴哥
FPGA中竞争冒险问题的研究
2012-12-18 11:50
- FPGA论坛
- 5
- 1636
4.4 避免使用多时钟设计每一个模块中只用一个时钟，避免使用多时钟设计，同时避免使用主时钟分频后的二次时 ...
3.4 吸收法增加输出滤波，在输出端接上小电容Ｃ可以滤除毛刺，图11所示。但输出波形的前后沿将变坏，在对波 ...
3 毛刺的消除3.1 利用冗余项消除毛刺函数式和真值表所描述的是静态逻辑，而竞争则是从一种稳态到另一种稳态 ...
(3) 器件内部信号的互连和器件引出端之间的信号互连由快速通道(FastTrack)连线提供，FastTrack遍布于整个FL ...
2.2 FPGA的结构特点FPGA使用了可编程的查找表(Look Up Table ,LUT)结构，LUT是可编程的最小逻辑构成单元。 ...
对FPGA进行系统设计的Xilinx软件使用方法
2012-12-16 20:17
- FPGA论坛
- 2
- 1479
Advice:在使用过程中碰到的几个问题希望以后Xilinx能解决1) 在编辑Symbol时改变复制后的PinName会同时改变 ...
3) 重复1-2步骤，建立所有Symbol，并连接端口。4) 如需修改Symbol，可以直接在sym文件中修改 - 可以按右键- ...
开始投票啦！！！论坛最佳贡献活动——2012权威专家评选
2014-5-20 21:48
- FPGA论坛
- 46
- 6747
真假美猴王
基于赛灵思Spartan-3E的片上系统无线保密通信终端设计
2014-4-26 15:11
- FPGA论坛
- 11
- 2194
该方案充分有效的利用了Spartan 3E的资源，尤其为可编程逻辑和RAM的利用。其中AES加解密中的乘法运算均由LU ...
3.3.1 软核MicroBlaze简介 MicroBlaze 是一款由xilinx公司开发的嵌入式处理器软核，其采用RISC(Reduced ...
3.1.1 AES简介 AES加解密算法(Rijndael算法)对待加密的明文先进行分段然后加密，明文的长度可以是l28位 ...
数据帧结构设计 为了更好的提高本系统数据的传输率，在官方zigbee的数据帧格式基础上做了修改。采用如表 ...
ISE打开verilog工程无法显示源文件问题
2012-12-14 22:27
- FPGA论坛
- 8
- 2498
呼唤高手
FPGA时序收敛：一流设计让您高枕无忧
2012-12-20 20:02
- FPGA论坛
- 5
- 1645
异步逻辑的劣势异步代码会产生难以约束、仿真及调试的逻辑。异步逻辑往往产生间歇性错误，而且这些错误几乎 ...
实现上述任务的一种方法是， 在FPGA的I/O环上采用双向缓冲器（事实上，这是一种理想的实施方式）。另一种选 ...
2
3
近期访客