Virtex-5 LX110T 新手快速入门EDK实验
2014-11-20 09:38
- FPGA论坛
- 32
- 7690
感谢分享
xilinx microblaze 移植linux
2019-6-11 10:50
- FPGA论坛
- 64
- 13814
原来还有这么好的贴，一直都想移植linux试试，先谢谢楼主了~~
GSM教你使用PlanAhead进行 I/O Pin Planning(更新完成)
2013-12-5 15:58
- FPGA论坛
- 81
- 17628
谢谢，正在学习xilinx中
关于如何将将用户master ip挂到plb总线上
2011-10-20 19:32
- FPGA论坛
- 25
- 5116
呵呵，一定一定，我刚看到还有这么一个好的社区，刚刚加进来，望多多指教啊~~ ...
哦，这样啊，我试一下看看，感谢回帖哈
新手上路：关于master与slave
2011-10-23 22:08
- FPGA论坛
- 18
- 3975
谢谢热心解答，我先做一下上边的实验，我有板子~~
v5板子上的LCD怎么用
2011-11-3 07:24
- FPGA论坛
- 10
- 3026
上边是我的板子的图片
[url]http://item.taobao.com/item.htm?id=5161127727[/url]
[img][/img]
memory ip的生成
2011-12-21 23:54
- FPGA论坛
- 7
- 2441
求进一步指导~~
真的吗？那网表文件用一个就可以了是吗？
但是我生成rom 的时候需要向里边添加初始信息，显然不同的rom里边 ...
哪位大侠可以帮帮我呀
xilinx ram片选信号
2012-1-6 22:25
- FPGA论坛
- 7
- 3612
仍然感谢热心解答
哦，我知道了，片选是高电平有效，we是高电平写，低电平读
怎么配置？
xilinx的slice是什么意思？
2011-12-28 19:03
- FPGA论坛
- 11
- 10831
谢谢各位大侠~
急急急
2011-12-27 20:58
- FPGA论坛
- 7
- 2411
受教了，我的是12.1的
chipscope pro的使用
2011-12-28 17:38
- FPGA论坛
- 6
- 2364
为什么我给不了分了？？？
npi写时序问题
2013-5-20 09:45
- FPGA论坛
- 13
- 3978
第二图的时钟信号是1ns，上升沿数据发生变化，第二个建议我试过了，还是不行，ddr2应该也可以一个word一个w ...
2
3
近期访客