[分享] FPGA初学者最佳入门指南
2011-1-9 15:08
- EDA 技术
- 13
- 4415
好在哪里呢？工艺落后，成本高，而且3输入的查找表使用效率不高
初学fpga的教训,供大家批判
2013-3-5 23:40
- EDA 技术
- 63
- 14212
5,跨时钟域(哪怕是同一个PLL产生的不同时钟)时,
一定要用高速时钟把低速信号打一下,可以大大提高
系统延时 ...
求助 单片机与FPGA的连接问题
2009-12-12 18:55
- EDA 技术
- 6
- 2655
FPGA未配置时管教状态看看设成什么了
1M方波经过CYCLONE2,得到的方波不干净，有过冲和振铃
2010-2-5 17:53
- EDA 技术
- 2
- 2886
综合的时候把扇出电流改小，或者外部电路加电容滤波
请教关于Verilog程序保密的方法
2009-12-1 15:09
- EDA 技术
- 6
- 3054
直接把模块综合成网表给别人。让他们在用的时候直接实例化网表文件
数字设计&verilog 每周一练（一 二）
2024-11-27 09:18
- EDA 技术
- 157
- 166481
闲着也是闲着，再做一个吧
2 用电路或者verilog 描述一个检测上升沿和检测下降沿的。
严格意义上来说 ...
奇数分频的写写，占空比50%
Fourier00 你写的东西同时用到了clock的上升沿和下降沿，在高速的情况下要做特 ...
2
3
近期访客