数据同步问题
2017-1-19 11:22
- FPGA论坛
- 3
- 659
next_de2这个信号对于外部SRAM2是一个读使能信号作为输入吧
FPGA是用的查找表？（小白的问题）
2017-5-8 07:50
- FPGA论坛
- 4
- 2064
建议看一下FPGA的基本组成单元，每一个CLB以及组成它的两个slice是由什么构成的，这样可能会对你理解有帮助 ...
求解数据选择器，编码器，译码器里面的default语句含义
2017-1-17 11:18
- FPGA论坛
- 1
- 846
。。。好习惯吧，case语句都要加上default的，表示之前都未选中的情况下执行默认的动作，防止生成锁存器。 ...
【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑
2024-2-6 19:21
- FPGA论坛
- 530
- 58565
谢谢，看看
SRIO 接口1x1,1x4是什么意思
2017-1-17 11:11
- FPGA论坛
- 0
- 958
最近上手SRIO接口，对SRIO中的1x1,1x4模式不是很明白。。。
首先，我用ISE定制的SRIO的IP核中选择两条lane ...
FPGA怎么选择差分信号？
2017-1-22 08:24
- FPGA论坛
- 11
- 3144
2
3
近期访客