Image
Image

gnr_zhao

+ 关注

粉丝 0     |     主题 17     |     回帖 93

请教,SPARTAN-6使用DDR2时错一个数的问题!!
2013-12-26 20:39
  • FPGA论坛
  • 59
  • 8737
  感谢大家的回复和关注!! 你们的回复对我帮助很大!!!  
  威望都给出去了怎么还说没结贴啊!!  
  系统跑在500,ddr2跑在250时calib_done没有拉高的问题找到了 mcb_wrapper的输入时钟周期这个参数设置没有改 ...  
首次SPARTAN-6上调试ddr2,各种问题请教!!!
2017-1-6 11:35
  • FPGA论坛
  • 56
  • 8566
  我现在感觉我的地址应该没问题。能把你的工程发上来吗,我在我的板子上跑一下,看能不能验证一下我的板子 ...  
  我之前也以为16位数据线的DDR2每个地址存16位数据,但是上一个帖子里大家告诉我跟数据线无关,每个地址固 ...  
  我看了一下SP605的原理图,DQ直接接的,地址线接电阻了。SP605上是DDR3。 你的工程地址只移了一位没有问 ...  
  我这个板子没过电阻,直接接的!必须要过吗?我这个板子用的DDR2芯片是 MT47H64M16-25E ...  
  嗯。我下午就是想着么测来着!我一会就试一下! 硬件上除了电压以外,DQS DQ 要怎么处理?需要接多少电阻 ...  
  我看UG388上说的,如果使用32位用户接口,地址的低两位要是0。 应该是,只有这样,才会在DDR2内部把32位 ...  
  我试了,数据全错了! 这个地址的低两位不是要保证是00吗?我这样移相当于给低两位补了两个零! 我这样做 ...  
  现在出错的时候,看数据就是把400这个地址开始的64个数,在800这个地址正确的时候又读了一遍。800地址给 ...  
  这个VREF应该是参考电压,对吧,内核电压是不是应该是1.8V的那个!  
  用户接口32位 我一次写最大的BL,就是64个32位数给MCB,所以地址做成每次增加128的计数器,这个计数器左 ...  
  正常!  
  这个板子在设计的时候为了避免干扰,DDR2的数据线地址线没有过孔。我现在想用逻辑分析仪看一下这些信号,目 ...  
  多谢你的关注!我现在送给DDR2的工作时钟已经试过了62.5 125 250。都有问题,在我的设计里MCB内部写读和C ...  
  DDR2时钟就是送给DDR2的工作时钟,系统时钟就是 MCB给DDR2送数的系统数据流时钟,这两个时钟应该是2倍的关 ...  
  试过了,系统跑在125,DDR2跑在62.5。还是一样,改一下CHIPSCOPE触发信号,图像就会从错到对,从对到错! ...  
  之前发过一个,有点长了,估计大家也看烦了,在下面这个链接里 http://bbs.21ic.com/icview-536325-1-1.htm ...  
这样使用fifo算是跨时钟域吗??
2013-5-26 23:00
  • FPGA论坛
  • 3
  • 1854
2
3
近期访客