首次SPARTAN-6上调试ddr2，各种问题请教！！！
2017-1-6 11:35
- FPGA论坛
- 56
- 8465
是不是没法结贴给分了？？？
找不到结贴的按钮了，时间太长了
这段太忙了，没顾上，浪费了！！ ...
ISE14.2的PlanAhead打不开！license没问题！
2013-7-2 22:48
- FPGA论坛
- 7
- 5984
win32的xp，其他程序都没有问题哦！！
FPGA底层实现CAN，不使用控制芯片，首次接触CAN，请教！！
2013-7-12 13:14
- 工控、机电一体化
- 5
- 2213
FPGA做主控是很麻烦的，c语言一句话的事，FPGA要好多代码还要时序配合
没办法，要求这样做，现在在写初始化 ...
继续请教，希望有过经验的给说一下
用fpga如何对SJA1000进行初始化，怎么样对地址和数据复用的8位总线进行 ...
用mig生成DDR3控制器，运行example design 跑仿真出错，求助！
2014-11-24 20:53
- FPGA论坛
- 16
- 8088
借这个地方问一个kintex7上实现ddr2的问题
我用ise14.6生成的工程，用sim.do文件在modelsim6.5里面对exampl ...
MIG生成的DDR2_SDRAM该怎么用
2014-1-12 23:42
- FPGA论坛
- 8
- 2700
ddr2_dq等是你调用的软核和存储芯片的接口，在v5里是软核
你要设计的是你的用户接口，是和这个软核连接的， ...
请教Kintex7上DDR2接口和Spartan6实现的区别
2013-12-20 10:01
- FPGA论坛
- 3
- 2242
我modelsim6.5的，用mig生成的脚本仿真的，不支持mig v1.9吗？？
就是无法生成vhdl的工程，只有顶层是vhdl的。为什么仿真example-design时报错，没有对生成的工程做任何修改 ...
k7的mig无法生成vhdl的工程吗？
kintex7上调试ddr2时example design工程的init calib complete都没拉高
2019-11-24 21:32
- FPGA论坛
- 9
- 6268
K7不能连MT47H128M16HG-3吗？？在mig中找不到这个芯片，我自己添加的这个芯片。 ...
做板子的没有给这两个bank的Vref接电压，他觉得在FPGA里面可以设置内部Vref。我现在在mig里面使用了内部V ...
我这个板子在FPGA上使用的是bank33,34。
提供给这两个bank的电压应该是1.8还是0.9？ ...
200兆好像是最低的频率了，时钟没问题都出来了，就是校准不过！下午查一下供电吧，板子不是我做的！
另外 ...
我参考ug586上面的debug说明，在mig中设置成调试模式，用chipscope发现phaselock_err=1说明校准这里出错 ...
请教mcb命令字
2014-2-17 21:00
- FPGA论坛
- 5
- 1169
写就是000
SJA1000的clkout无输出，请教！
2014-5-26 22:58
- FPGA论坛
- 2
- 1608
晕死了，板子不是我做的，今天测了一下发现clkout和地连上了！把这个管脚翘起来，上电就有时钟！感谢关注 ...
IIC无法串行加载问题请教！
2014-11-27 21:58
- FPGA论坛
- 5
- 1145
因为板子已经装起来了，这些都实现不了，所以调试手段极度匮乏！
srio调用报错！
2017-10-9 13:31
- FPGA论坛
- 8
- 1768
这样可以得到一个没问题的srio的工程，但是只要把我同事设计好的用户接口加上就会出现上面的内存错误 ...
我在k7上调用srio gen2 v1.7生成的工程里面的找不到create_ise_prj.tcl,我就把example design里面的文件加 ...
确定吗？我同事刚装的软件，也遇到一样的问题
2
3
近期访客