请教，SPARTAN-6使用DDR2时错一个数的问题！！
2013-12-26 20:39
- FPGA论坛
- 59
- 8535
感谢大家的回复和关注！！
你们的回复对我帮助很大！！！
威望都给出去了怎么还说没结贴啊！！
系统跑在500，ddr2跑在250时calib_done没有拉高的问题找到了
mcb_wrapper的输入时钟周期这个参数设置没有改 ...
时钟设置应该没问题了
现在怀疑rzq阻抗不对
明天试试
跑在250M已经是不高了，ddr2芯片推荐的最低200 ...
换了250Mddr2时钟后，出不来，仿真没问题
但是debug不行，好像是哪里时钟还是不对 ...
fvco=fin*M/D
PLL的这个fvco的范围要在400M到1440M之间才行
这就是为什么在125M输入时钟时clkout0=fin*4/（ ...
您说的是用之前的125M输入时钟的MIG工程来改PLL参数得到500M的时钟！我又建了一个250M输入的MIG工程，在这 ...
很感谢你一直很有帮助很耐心的回复！！！
UG388和UG416我都看过很多遍了。您发的这个**我半年前就考到我电脑里了，虽然我们考个东西很难，也看过两 ...
另外，SPARTAN-6原语里是没有PLLADV的，只有PLLBASE但是MIG生成的工程调用的都是PLLADV，这两个是通用的？ ...
DQ是PIN我要怎样可以用CHIPSCOPE来抓这个PIN呢？加IOBUF肯定不行，我试过。IDDR2我看有人建议过，不会用 ...
我说的不太清楚，我用的250M系统时钟，DDR2跑在500。DDR2芯片推荐的速度有一个是DDR2跑在400。这只是这个 ...
之前只看了spartan6的ug388，里面说ddr2最低速在125M系统时钟
于是我的设计一直工作在这个时钟下
今天又特 ...
您说的这个in_term应该就是rzq这个PIN吧，我MIG生成的时候设置的是50，现在这个PIN接的是100欧的电阻！
...
昨晚chipscope抓到了，在一些帧过后会有一帧前两行的读地址没有给出来，应该分别是400和800的地址一直是0 ...
我也是用ip生成的控制器
我现在感觉这个DM是没有任何作用的
控制器可以把你的数据分成多少份分别送出去， ...
DDR2 MIG 仿真求助！
2013-5-14 13:54
- FPGA论坛
- 7
- 2299
加你自己的用户接口一样可以用这个脚本仿真
放到rtl文件夹下面取代mig生成的用户接口就行了
只要弄出来就 ...
你在MODELSIM里面输入命令，将路径指定到你的SIM_TB_TOP所在的路径下，然后运行脚本进行仿真。不需要你连接 ...
首次SPARTAN-6上调试ddr2，各种问题请教！！！
2017-1-6 11:35
- FPGA论坛
- 56
- 8465
DDR2时钟就是送给DDR2的工作时钟，系统时钟就是 MCB给DDR2送数的系统数据流时钟，这两个时钟应该是2倍的关 ...
试过了，系统跑在125，DDR2跑在62.5。还是一样，改一下CHIPSCOPE触发信号，图像就会从错到对，从对到错！ ...
2
3
近期访客