FPGA给AD配置寄存器
2017-7-4 19:57
- FPGA论坛
- 29
- 5952
猴哥 你傻笑啥呢:o
示波器的带宽不够 clk和数据的相位对的准不准看不太出来
datasheet上写的是读写都通过SDIO
AD7259啊 只有一个数据线SDIO 我先写16位指令周期 马上又读16位数据？
该怎么写呢？ ...
VHDL语句执行顺序请教
2013-5-4 23:09
- FPGA论坛
- 27
- 3808
哦 学习中。。。
第一：都是时钟结束后生效。 第二：重复赋值最后一次生效。
那所谓的顺序只是顺序描述了 不能算顺序执行 ...
哦 是顺序执行才会先0后1
① process(clk)
② begin
③ if clk’event and clk=’1’ then
④ Ctl_areg ...
AD转换器的差分输入
2013-7-1 11:08
- 模拟技术论坛
- 7
- 4962
谢谢版主哦 最后面那个电阻呢？
坐等高手解答中。。。
差分输入的图在这里
现在很多AD为抑制共模干扰，都选择差分输入的方式。AD9269的差分输入电路如左图所示：
如果不想用差分输入 ...
升压电源 MOS管的耐压问题
2016-8-23 09:50
- 电源技术
- 17
- 2676
2
3
近期访客