面试时提到一个关于大计数器的问题
2016-9-13 17:19
- FPGA论坛
- 13
- 3780
谢谢！先感谢大神回复！我再仔细研究一下.
其实后来我也实际写过这两种情况下的代码，我也发现实 ...
谢谢！先感谢大神回复！我再仔细研究一下.VHDL忘得差不多了。。
个人理解，您写应该就是把计 ...
嗯嗯明白了！感谢大神您的耐心解答！
谢谢大神您的快速回复！谢谢！经您的解释好像有点懂了。
可以具体举个例子吗？比如用一个8位计数器拆成两 ...
二维变量怎样综合成blockram？
2016-8-17 10:38
- FPGA论坛
- 3
- 924
小生没理解错的话，可以对EDA工具的综合器作约束，我用的是QuartusII，
可以在settings里面的Analysis&Synt ...
每当 dis_data有变化就产生一个 高脉冲该怎么写啊
2016-8-24 12:07
- FPGA论坛
- 5
- 993
如果非要用组合逻辑那只能用偶数个非门打一下延迟后输出再与原信号异或一下了：
（*sythesis,keep*)wire no ...
楼主您要判别dis_data是否有变化，言下之意就是要判断接下来的dis_data的值与当前值是否不同，那肯定就是时 ...
语法迷点
2016-8-24 15:01
- FPGA论坛
- 2
- 904
&a缩减运算符，将a的第1位与第2位相与，将结果再与第3位与以此类推，最后得出结果等于零的话则为真（！(&a) ...
2
3
近期访客