论坛首页
任务活动
问答
论坛专题
登录
注册
jamgame
+ 关注
粉丝
1
|
主题
1
|
回帖
2
加好友
私信
帖子
主题
回复
评论
verilog语法理解
2013-10-29 22:54
EDA 技术
3
1693
我觉得是你使用了非阻塞赋值才导致这样的结果。
2
3
近期访客
