Image
Image

jlgcumt

+ 关注

粉丝 4     |     主题 183     |     回帖 733

善攻者,动于九天之上,善守者,藏于九地之下!
我写了个采样的程序,但消耗资源过大,大伙帮忙看看
2012-12-10 21:42
  • FPGA论坛
  • 7
  • 1940
  2# GoldSunMonkey 120个宏,关键是我在CPLD里面写的,资源不够!  
自己写的分频程序,贴出来!
2012-11-29 20:23
  • FPGA论坛
  • 13
  • 2315
  6# Backkom80 我试试看,谢谢!  
怎么用16位的数据线写一个32位的数?
2012-12-20 14:48
  • FPGA论坛
  • 24
  • 4169
  16# charrijon 关键是怎么判断两次都写完?  
  哦,我试试吧!  
  10# jlass 是呀,我现在就碰到这个问题了,怎么解决呢?  
  8# GoldSunMonkey 这样做? reg flag; 写低位; flag  
  5# GoldSunMonkey 我想让FPGA自己判断,产生一个脉冲或者延时赋值?  
  2# jlass 触发条件怎么生成? 我现在是通过设一个寄存器位,外部CPU控制此寄存器产生高脉冲来弄得,不知道 ...  
波形为何会这样
2012-12-5 16:04
  • 电子技术交流论坛
  • 22
  • 4284
  你这干扰也太牛了吧,还没见过干扰这么厉害的!  
谁有MAX3485的电路图,参考一下?
2020-9-9 11:46
  • 侃单片机论坛
  • 10
  • 11146
  那我发的时候对方也向我发数据不就乱了吗?  
  嘿嘿,俺不懂,我问一下那个把RE和DE引脚接在一起是怎么回事? 发的时候控制变为高电平,平时一直为低电 ...  
  485的电路图  
帮忙分析一下程序,FIFO的?
2012-12-11 21:09
  • FPGA论坛
  • 21
  • 4070
  什么信号对齐?  
  posedge上升沿之后不是高电平吗? ~nWr只有在nWr为低电平的时候才会有效,if (~nWr & ~Full) Buff[FIFO_E ...  
  大哥,你不会是问我吧? 晕  
  always @ (posedge Wr_Clk) begin if (~nWr & ~Full) Buff[FIFO_Entry_Addr]  
  always @ (posedge Wr_Clk) begin Sync_Rd_Addr2_Gray  
  网上看到的程序, 问一下那个assign Wr_NextAddr_Gray = (Wr_NextAddr_Bin >> 1) ^ Wr_NextAddr_Bin;是什么 ...  
问个18b20程序的问题,纠结很长时间了,求解救
2012-12-11 10:41
  • 侃单片机论坛
  • 43
  • 6863
  不要为了省钱,要不然以后你会花更多的钱!  
  直接上硬件才是王道!  
2
3
近期访客