kajan

粉丝 1 | 主题 0 | 回帖 4

请教verilog的pwm波的产生

2010-6-10 21:25

FPGA论坛
9
7073

额……将位数缩小后测试了一下，脉冲pwm_flag的宽度应该是： eg: pwm_count[9:0]=10'b1000000001,那么脉 ...

ps:我也是个新手，本来想写个testbech出来，结果仿真出错！！:'(还不会解决，LZ有testbech吗？发来分享学习 ...

感觉它的占空比不是那样哦！脉冲宽度不是count[13:4],应该是{pwm_count[9:0],1111} 举个例子，如果pwm_coun ...

2

3

近期访客