ise10.1综合问题：run out of memory...
2013-8-6 22:37
- FPGA论坛
- 12
- 3190
可能是以前的设计都比较小，10分钟都搞定的缘故把！
其实我开始的设想是放大个300x300的图片的， ...
不好意思啊，前几天出去玩了，没时间上网，现在结贴！:L
暂时不纠结内存方面的问题了，不过猴哥 ...
但是我2g的32位xp虚拟机却能综合成功，4g（3.2g可用）的实体机却不行，这是什么情况呢？:dizzy:难道 ...
MIG生成的DDR2_SDRAM该怎么用
2014-1-12 23:42
- FPGA论坛
- 8
- 2700
可能是我这边网络的原因，进不了这个网页啊！
是有点低，但是没什么影响的把！
chipscope只能显示标号？
2013-11-11 11:35
- FPGA论坛
- 10
- 1981
好的，明天我试试！
不行啊，下载时没有那个啊，只有个select new file！
那时候是对上的，但是下载后看波形的时候就变成标号了。
嗯，好的，明天我去试试！谢谢！
ise13.4只能进行功能仿真么？
2014-3-12 23:50
- FPGA论坛
- 3
- 1433
嗯，我也发现了，需要在后防的界面新建仿真文件才能看见~~
请各位大牛们帮小弟个忙！
2014-6-3 20:43
- FPGA论坛
- 5
- 1579
自顶一帖！
FIFO的位宽是默认的32位，而视频数据是8位，也就是说只用到了FIFO的高8位。我的问题主要是“已经通过 ...
大家都在潜水么？
怎么解决EDK中rdpfifo溢出的问题？
2014-5-28 23:54
- FPGA论坛
- 2
- 1373
谢谢你的解答，但是我的问题中的fifo是在edk生成ip核时的ipif界面生成的，它的作用是将IP核的数据通过m ...
一个很基础的关于reg存储器的问题
2014-6-29 10:57
- FPGA论坛
- 3
- 1383
十分感谢上面几位的解答！
modelsim仿真microblaze的疑问？
2015-4-20 19:21
- FPGA论坛
- 1
- 1686
只能自己默默的顶一记了！
怎么才能将PCIE-DMA真正跑起来？
2016-6-14 11:27
- FPGA论坛
- 6
- 7607
谢谢你的回复！ 我说的不是DMA地址，是DMA传输的数据源地址和目标地址，DMA搬运就是把源地址的 ...
怎么判断一种算法适不适合用FPGA实现
2017-9-16 20:48
- FPGA论坛
- 7
- 2580
这个有点不太懂啊！意思是设计一个处理器，然后优化C算法还是根据C改编的FPGA算法？ ...
2
3
近期访客