论坛首页
任务活动
问答
论坛专题
登录
注册
mate006
+ 关注
粉丝
1
|
主题
0
|
回帖
4
加好友
私信
帖子
主题
回复
评论
MIG设计DDR2控制器请教
2011-12-22 23:58
FPGA论坛
3
2727
可以参考MIG的datasheet,上面有写的很清楚的。
为什么延时不准确?
2011-12-28 20:58
FPGA论坛
9
2208
你可以到网上找下相关的资料,最好看先timing constraint,上面介绍的很详细! ...
这个主要是你的技术控制模块不稳定,另外看下约束是否满足!
请教CPLD仿真问题
2011-12-23 09:45
FPGA论坛
2
1342
你可以在testbench里面附加一个模块,这个模块专门用来控制busy信号的产生。
2
3
近期访客