naught

粉丝 0 | 主题 0 | 回帖 3

同一时钟下模块之间数据传输.同步问题

2012-11-16 22:05

FPGA论坛
5
1748

对于第二个问题我在一般的时序图上看到比如使能en或者rst等信号，都会在clk上升沿之前assert或者de-asser ...

小弟在http://blog.sina.com.cn/s/blog_aec06aac01011zgm.html 中看了关于降低亚稳态的方法，突然有个问题 ...

FPGA基础-定点小数运算

2012-11-12 14:46

FPGA论坛
11
1943

2

3

近期访客