Image
Image

nir

+ 关注

粉丝 1     |     主题 15     |     回帖 166

安富莱STM32开发板V3的原理图、例程、用户手册全部公开
2017-2-16 16:05
  • ST MCU
  • 243
  • 51457
  不错,看看  
晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-8-3 23:55
  • FPGA论坛
  • 1502
  • 184495
  不错,看看  
我其实就是要一个硬件工程师来做FPGA开发,却。。。。
2012-7-31 08:53
  • FPGA论坛
  • 19
  • 5213
  这个我没问题,不过早个若干年还可以  
共享我的《iCore》 FPGA / ARM 双核心板
2024-2-19 14:17
  • FPGA论坛
  • 865
  • 106032
  不错,布局好。  
一个电子工程师对电子业现状的感慨--新手慎入【转帖】
2013-6-9 22:28
  • 电子技术交流论坛
  • 71
  • 14033
  我认同这些所述的。所以说中国还是要重视知识产权,否则,没有创新了。 不过天国整个社会也很浮躁。 ...  
STM32F407学习板全部例程+原理图
2017-5-24 08:52
  • ST MCU
  • 108
  • 21590
  good,这个比较新。  
【STM32F0实验】+各种操作系统实验(ucos,RTT,RTX,coocox)
2018-3-18 22:19
  • ST MCU
  • 171
  • 38143
  这个要顶。  
Xilinx USB下载线
2013-1-5 23:01
  • FPGA论坛
  • 11
  • 2741
  我这有刚做好的,包括所有的转接板和3个IDC排线,8p杜邦线。只要149元,速度到24M 不但可以下载,还可chips ...  
深圳寻smt厂家pcb小批量焊接
2013-9-26 12:17
  • 创业|外包|承接
  • 10
  • 2984
  机贴,手贴都可以。最好机贴。  
  :victory:  
在FPGA开发中尽量避免全局复位的使用?(1)
2012-10-24 16:23
  • FPGA论坛
  • 6
  • 1874
  复位好,楼主的理解有偏差。避免全局复位和不复位有偏差。  
spartant-6 GTP做serdes发送问题
2012-11-10 21:59
  • FPGA论坛
  • 3
  • 2308
  至少说明,你的管脚分配可能不合理,约束条件有冲突。  
高速XILINX USB FPGA/CPLD 下载线 编程仿真器153元特价销售
2013-3-21 14:18
  • 供需广告
  • 12
  • 2323
  :lol  
   
  新设计,防呆设计,不同于国内的产品,连接器使用镀金的,保证接触性能好。 ...  
说下FPGA内部类似逻辑分析仪的chipscope信号检测技巧
2012-11-20 00:25
  • FPGA论坛
  • 11
  • 3246
  如果给一个很简单的例子,估计感受不深。详细复杂的吧,时间没有。临时来个短的抛砖引玉吧: 类似下面的例 ...  
  乍一看,还以为猴哥说,例假啊,快来啊。:lol  
  :)  
CPLD开放服务
2013-7-23 00:13
  • FPGA论坛
  • 12
  • 2613
  这个我用FPGA做过PC104总线控制,同ISA,CPLD也可以的。  
ISE 中全局时钟缓冲问题
2012-12-1 20:57
  • FPGA论坛
  • 14
  • 3645
  zhuxinyu2008: 很简单的一个计数器,现在用DCM的一个输出做计数时钟 ,一个做逻辑分析仪的采样时钟,为什 ...  
2
3
近期访客