renaifeng

粉丝 0 | 主题 0 | 回帖 2

Virtex-5 PCIEx1 Endpoint(PCIE单通道端点)参考设计

FPGA论坛
29
7322

参考一下，感谢》

14.2 里面 MIG v3.61 生成IP的时候报错

2013-3-19 22:38

FPGA论坛
7
1213

2

3

近期访客