10uF/1206/50V电容总是击穿短路
2021-12-20 16:56
- 电子技术交流论坛
- 20
- 2360
如果经费等条件允许的话，可以做器件的失效分析，看是否受机械应力损伤造成的。如果是机械应力，可以看到裂 ...
xilinx官方推出的基于xilinx FPGA的PCIE设计的教程
2025-1-10 19:52
- FPGA论坛
- 253
- 83126
谢谢楼主分享！
求教EP4C差分对管教有什么不同？
2021-9-18 13:05
- FPGA论坛
- 2
- 3141
L是left，T是top，还有R是right，B是bottom。对应看一下器件的引脚信息手册，不同的bank，分别分布到器件的 ...
晶振所在的IO口为什么不能输出高低电平
2021-2-5 22:08
- Megawin(笙泉)单片机
- 25
- 813
是否这两个口的驱动能力不足，不能跟一般的通用IO一样使用
板子断电后还会慢慢放电的原因有哪些？
2021-1-14 17:42
- 电子技术交流论坛
- 13
- 5410
慢慢放电，大概是多慢？板上各级电源有滤波和储能的电容，算是一个原因吧。 ...
QSPI DDR芯片
2021-1-5 12:34
- ST MCU
- 7
- 618
没有，DDR都是并行接口的
atmega8A 使用外置晶振和内置LC串口都是乱码..
2020-12-6 15:52
- 侃单片机论坛
- 3
- 1115
用示波器看一下，实际输出的波特率跟设计的偏差大吗？
晶振精度ppm
2018-11-12 23:28
- 电子技术交流论坛
- 1
- 891
晶振的常用参数有初始频率准确度，全温稳定度，都是用ppm表示的。具体得看晶振的数据手册。 ...
xc6slx9的工程编译最后说slices不够用，可用数量怎么只有data...
2018-6-20 13:56
- FPGA论坛
- 2
- 2126
你看一下DS160手册(Spartan-6 Family Overview)的第4页，SLICE分为SLICEM(25%)、SLICEL(25%)和SILEX(50%)这 ...
4组数据混在一起，如何分离开来
2018-6-18 09:04
- FPGA论坛
- 6
- 1134
一般这样多路共用数据线的片子都应该有帧同步信号啊，不然不好确切知道到底哪个对应的是第一路。 ...
2
3
近期访客