![Image](/./qsource/plugin/uhome/template/assets/img/user_home_headerbg.jpg)
STM32学习----ADC(数模转换)
2023-9-4 22:04
- ST MCU
- 24
- 1557
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
下面的NCverilog tcl脚本内容求大神帮忙解释一下
2016-11-25 22:03
- EDA 技术
- 1
- 2196
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
下面的NCverilog tcl脚本内容求大神帮忙解释一下
2016-11-24 11:55
- FPGA论坛
- 0
- 1334
vidado hierarchy中的verilog和verilog header的区别
2016-2-29 08:59
- EDA 技术
- 1
- 2187
vivado仿真时候task全部报错root scope declaration
2016-1-30 20:31
- EDA 技术
- 0
- 4740
图解USB协议之一 枚举过程
2016-1-26 09:39
- USB技术专区
- 34
- 12751
2
3
近期访客