EDK中添加bram_block axi_bram_ctrl后netlist出错
2013-6-1 19:45
- FPGA论坛
- 7
- 3842
图没错的，是我看错了，那个是bram的B端口输出时钟，感谢各位的回答。
连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了 ...
连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了一 ...
将microblaze作为ise子模块，bram出错
2013-6-4 15:16
- FPGA论坛
- 6
- 3721
我的embedded processor就是在ise工程下建的，ise默认就可以寻找到BMM文件，如果还添加到ise工程中会出错 ...
前面的应该都没问题，AXI总线的好像会有这个问题，google发现也有其他人有这个问题，现在还不知道怎样解 ...
2
3
近期访客