wangb2014

粉丝 0 | 主题 1 | 回帖 4

简易数字频率计 verilog语言设计

FPGA论坛
4
2342

:victory::victory::victory::victory::victory::victory::victory::victory::victory::victory::victory:: ...

我知道了，位数设的太低了。

module jianyidianziqin(a,cout,clk,clr); input [7:0]a; input clk,clr; output c ...

2

3

近期访客