xuewuhen2015

粉丝 0 | 主题 0 | 回帖 3

数字设计&verilog 每周一练（一二）

2020-11-24 08:53

EDA 技术
156
159456

同步设计是在同一个时钟控制下的设计，异步设计是在不同时钟控制下的设计 ...

module check_edg(clk_slow,clk_fast,rst,dout); input clk_slow; input clk_fast; input rst ...

求FPGA做计数器

2012-11-8 16:09

FPGA论坛
11
1639

不都是数字信号吗？用一个比较器就行了啊

2

3

近期访客