用PLL产生180度的时钟有问题
2013-2-22 20:07
- FPGA论坛
- 1
- 1470
谢谢
我在Xilinx的FPGA里用了一个PLL,希望产生一个相位差为180度的时钟，就是和原来的时钟反向，但发现出来的时 ...
为什么电流反馈型运放反馈回路为纯容性时电路易自激？
2013-2-23 17:44
- 德州仪器模拟论坛
- 2
- 1436
基于dsp的spwm程序
2013-2-22 23:21
- 德州仪器MCU
- 7
- 2118
免费贡献经典DSP程序
2013-6-24 09:22
- 德州仪器MCU
- 134
- 15013
DSP电源转换器
2013-2-22 22:15
- DSP 技术
- 8
- 1399
使用DSP设计MP3
2013-4-8 18:41
- DSP 技术
- 10
- 2209
基于FPGA的高速实时数据采集存储系统
2013-2-25 15:35
- FPGA论坛
- 11
- 2077
异步sram测试verilog代码
2013-2-22 20:25
- FPGA论坛
- 6
- 3321
基于FPGA设计与实现UART
2013-2-22 20:25
- FPGA论坛
- 21
- 2684
华为FPGA设计规范
2013-3-5 22:15
- FPGA论坛
- 24
- 3577
汽车及交通运输器件选择指南
2013-2-28 14:10
- 德州仪器模拟论坛
- 12
- 1829
开关电源中的TL431的原理和应用
2013-6-29 10:23
- 德州仪器模拟论坛
- 24
- 3936
如何用FPGA设计一个双口RAM
2013-2-23 12:43
- FPGA论坛
- 3
- 1335
MSP430仿真出错
2013-2-22 20:08
- 德州仪器MCU
- 1
- 1578
TMS320VC5407 CLOCKOUT输出频率问题？
2013-8-24 16:01
- 德州仪器MCU
- 3
- 1664
2
3
近期访客