TMS320F2812的定时器0如何实现纳秒ns级定时
2012-11-15 23:16
- 德州仪器MCU
- 6
- 3529
如果两路外部中断延迟是一样的话，是不会影响我计算时间差的，！
中断的延迟有不确定性吗？ 有规律可循吗？
几G的TI资料分享
2015-1-29 21:12
- 德州仪器模拟论坛
- 56
- 6248
谢谢楼主！！
请教各位，CPLD,CCD,SRAM,STM32三者该如何连接呢
2019-10-19 08:36
- FPGA论坛
- 6
- 3105
首先谢谢highend的回答！我用的CPLD管脚够用，布线问题不大，STM32和CPLD的通信必须是并行的，SPI速度不 ...
我也在想STM32的FSMC能不能和CPLD并行通信， 我了解的是FSMC的通信似乎只能是由STM32主动发起的，不管是 ...
stm32 能否隔着CPLD读取SRAM?
2014-9-1 13:05
- EDA 技术
- 3
- 1418
似乎此贴发错地方了！
stm32 能否隔着CPLD读取SRAM?
2014-9-23 17:27
- FPGA论坛
- 14
- 2946
output shp;
reg shp;
reg [3:0]va;
reg [3:0]t1;
always@(posedge clk)
if(!rst)
begi ...
那应该就是内部接口了，应该就不是错误了吧？
图中红色字体旁边的类似与接口的是什么东西啊
SRAM的读取差不多可以了，就是很不稳定， RTL视图里面有些类似接口的东西不知道是什么东西，还请前辈指点 ...
我发现信号经过了缓冲区后的数据信号由低变高可以，但是由高变低却不可以；没有经过缓冲区的信号信号由低 ...
图怎么传不上来！
我现在把程序改了，但好像还是不行，经过了缓冲区的数据过不去，不知道怎么回事？ 程序如下：
input ...
我只读的，data方向是单一的， 但通过查看RTL视图似乎也不行， 难道必须设置一个寄存器，cpld管脚输出时 ...
2
3
近期访客