FIR后仿真出错
2015-6-11 09:47
- EDA 技术
- 15
- 3728
我也遇到同样问题，抓紧实施你的方法，先感谢了
请教FPGA与DAC连接问题
2015-4-1 14:09
- EDA 技术
- 19
- 5203
最终查出来，是DDS输出时有符号数，而DAC不识别高位1代表负数，所以在过零点是有跳变 ...
查看时序和检查硬件吧
之前不出图形，我写了个DAC接口电路出图形了，可是波形不对我传上来
...
谢谢
关于spartan 3E DAC输出问题
2015-6-11 09:45
- 电子技术交流论坛
- 1
- 865
建议你可以用DDS产生正弦序列给DAC，然后示波器看
XINLINX fpga
2016-11-13 22:24
- FPGA论坛
- 4
- 1640
这是xilinx的原语，这个语句一般用作时钟buffer，提高时钟的驱动能力
2
3
近期访客