论坛首页
任务活动
问答
论坛专题
登录
注册
蒙meng
+ 关注
粉丝
0
|
主题
0
|
回帖
6
加好友
私信
帖子
主题
回复
评论
用verilog HDL设计电子时钟
2012-5-27 20:56
新手园地
9
2570
不用了,已经OK了
大叔啊!“学校里泡妞打游戏了”,真不好意思本人不搞同性恋,而且本人也不喜欢打游戏,而且我也不需要您的 ...
坑爹的,要不要这样的啊,人家现在还是个学生啊,只出不进诶,:(
设计一个可调的电子时钟
2012-6-15 17:52
新手园地
5
1918
再加一个闹钟模块
2
3
近期访客