过期的塔头的主页 - 21ic电子技术开发论坛

使能PLL

设置PLL时钟源和倍频系数

我们需要等待外部时钟起振稳定后再开始进行时钟配置，否则配置出来的时钟频率有问题 ...

等待外部高速时钟稳定且就绪

.打开HSE

......

时钟树的配置步骤： RCC配置到72MHZ，编程步骤： 1，打开HSE 2，等待外部高速时钟稳 ...

......

4.ADC：ADC模数转换，其频率最大为14Mhz，所以假设APB2的频率为72Mhz，那么72 / 6 = 12Mhz < 14Mhz ...

所以，假设AHB的频率为72Mhz，那么定时器的最大频率为72Mhz。因为，APB1最大频率为36Mhz，所以，APB1的分频 ...

条件如下：如果APB1预分频器的分频系数为1，那么定时器倍频器的倍频系数就为1。如果APB1预分频器的分频系 ...

定时器：定时器的倍频器有一些不同，它的倍频有条件。

3.USB预分频器： USB Prescaler是USB预分频器，其将PLLCLK的时钟来源进行分频，注意：图中显示，USB最大传 ...

不同的总线把不同的外设区分开来，可以实现对CPU的最高利用，比如CPU和RAM之间的交互，就需要高速访问。而C ...

AHB总线是高级高性能总线，其主要用于高性能模块之间的连接。（还有的单片机内部AHB还分为AHB1和AHB2，它俩 ...

APB1 Prescaler 是APB1 预分频器。其输出的频率是提供给APB1总线使用的。上图是单片机内部的总线架构。 ...

AHB Prescaler 是AHB预分频器，即：将输入的频率除以分配系数进行分频。预分频器和分频器不同，分频器的分 ...

.三选一选择器、AHB总线、APB总线：图中SW是三选一选择器，在HSI、PLLCLK、HSE三个中选择其中一个作为系 ...

CSS为时钟安全检测标志，因为系统时钟最大为72Mhz，如果我们配置的频率超过72Mhz，那么CSS就会置位，提醒 ...

一般我们配置系统时钟为72Mhz，所以选择：8 * 9 = 72Mhz。注意：由上图知，系统时钟最大为72Mhz。 ...

过期的塔头