过期的塔头的主页 - 21ic电子技术开发论坛

来源路径：（三条路径） HSI （8Mhz）------> HSI/2 (分频器) （4Mhz）------> PLLSRC(二选一选择器) -- ...

PLL（锁相环时钟）：倍频器。其作用就是将输入的时钟频率乘以倍频系数进行倍频。由CFGR(时钟配置寄存器)中 ...

其他重要部件：

系统时钟的另外的作用就是配置各个外设的时钟。由图可知，外设的时钟都是来源于系统时钟。但是，有两个外设 ...

什么是系统时钟?它的作用是什么？实际上，系统时钟就是机器周期（注意：是系统时钟的频率而不是外部晶振 ...

系统时钟和非系统时钟：系统时钟就是红框处的SYSCLK，由图可知，其最大频率只能是72Mhz，而且它的时钟来 ...

内部低速时钟LSI：内部低速时钟，只有40Khz。它是看门狗的时钟源。

3.外部低速时钟LSE：外部低速时钟LSE，时钟源也是由外部晶振振荡电路提供。和外部高速时钟一样，只不过它的 ...

2.外部高速时钟HSE：将外部晶振振荡电路（皮尔斯电路）作为时钟源，通常速度8Mhz ~ 12Mhz。由RCC_CR时钟控 ...

当HSE故障时，系统时钟会自动切换到HSI。

.内部高速时钟HSI：单片机内部自带有时钟源，其频率位8Mhz。但是，与外部时钟源不同的是，它是一个RC振荡器 ...

我来看时钟树中几个重要部件： 4个时钟源：

9.MCO时钟输出：来源为PLLCLK/2、HSE、HSI、SYSCLK，微控制器时钟输出引脚，由PA8复用所得。由CRGR中MCO控 ...

8.RTC时钟：来源为HSE_RTC（HSE分频得到）、LSE、LSI，为芯片内部的RTC外设提供时钟。由RCC备份域控制寄存 ...

7.PCLK2（APB2高总线时钟）：来源为HCLK分频得到，速度最高为72M，为APB2总线上的外设提供时钟。由RCC_CFGR ...

6.PCLK1（APB1低总线时钟）：来源为HCLK分频得到，速度最高为36M ，为APB1总线上的外设提供时钟。由RCC_CFG ...

5.HCLK（AHB高速总线时钟）：来源由系统时钟分频得到，速度最高为72M。由CFGR中的HPRE控制。 ...

4.SYSCLK（系统时钟）：来源为HSI或HSE或PLLCLK，最高速度为72M。由CFGR中的SW控制。 ...

3.PLLCLK（锁相环时钟）：来源为HSI/2或HSE，经过倍频所得。由CFGR(时钟配置寄存器)中PLLXTPRE、PLLMUL控制 ...

2.HSI时钟（高速内部时钟）：来源为芯片内部，大小为8Mhz，当HSE故障时，系统时钟会自动切换到HSI，知道HSE ...

过期的塔头