黎释注册

粉丝 0 | 主题 11 | 回帖 37

【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑

FPGA论坛
530
64461

普通GPIO管脚分配

2016-12-5 08:40

ST MCU
16
2059

谢谢！什么意思？因为我是16位数据并口输出，您的意思是要每一位都要读出来吗？然后再连接端口。可以给我 ...

谢谢！能不能给举个例子？例如我想要把： data_0——PD5 data_1——PD6 data_7——PC8 data_8——PC10 改 ...

2

3

近期访客