【2017年最新资料】《HELLO FPGA》- 项目进阶篇书籍 & 视频下载
2025-8-20 16:00
- FPGA论坛
- 875
- 92155
希望可以好好学习下，谢谢
请问BRAM读写问题
2017-3-9 08:24
- FPGA论坛
- 3
- 2156
这本身没有错，延时是肯定会有的，就看延时多少了，
你可以对着你的时钟信号再捋一遍， ...
这很正常，就是数据相对于地址会延时两个时钟周期，
差分时钟输入转单端时钟
2017-2-28 09:46
- FPGA论坛
- 2
- 5966
那板子上只有一个晶振，该怎么办啊？有没有其他好的方法，谢谢！
模拟8080并行总线发送数据至FPGA
2016-12-29 21:47
- ST MCU
- 11
- 2050
当然可以，但是这边硬件已经设计好了，没有用到SPI，而且是16位并行数据
可能是刚接触到STM32，感觉用着没有FPGA自由，
谢谢，因为硬件上没有用到FSMC管脚，硬件设计好了，这就没办法了，还好不是一直传数据，开机的时候就发送 ...
谢谢，因为硬件上没有用到FSMC管脚，硬件设计好了，这就没办法了，还好不是一直传数据，开机的时候就发送 ...
乱码部分都是注释，对整个代码没有影响，要是感兴趣可以复制带文档中看下，诚心请教。谢谢！
...
xilinx fpga复位问题
2016-12-24 17:35
- FPGA论坛
- 11
- 3524
十分感谢你，看来需要学习还有很多啊，等我自己再好好在研究下，希望以后有问题可以再问你。谢谢！ ...
恩，谢谢你，我检查了很多遍，实在是没有复位管脚，有个复位电路连接的是STM32，
你觉得有没有这种可能， ...
恩，谢谢，我在好好看看，管脚实在太多了，
恩，谢谢你
谢谢你，如果没有外部复位就不能用RST_N,是这样的吧
FPGA配置问题
2016-12-14 12:09
- FPGA论坛
- 3
- 949
谢谢虎哥，我也不知道啊，现在十分迷茫，看硬件电路图，发现既有连接SPI FLASH， 又与STM32有连接，
看配置 ...
普通GPIO管脚分配
2016-12-5 08:40
- ST MCU
- 16
- 2059
你好，不好意思有打扰到你，你看看是不是这么写是否可以？
在.h文件中先定义：
#define DATA0 PDo ...
谢谢你！下回有问题希望还可以请教你。
是不是只有成组的IO口才可以用寄存器操作，这种杂乱的IO分配就只能有位带方法配置每一个IO口。
我就是想 ...
十分感谢！硬件暂时是改不了，因为我学习的是寄存器版本的，所以对库函数了解的少，
还有没有其他的方便 ...
谢谢！这样得到的是输入数据吧，现在是要把数据DATA分配到并口输出，是不是应该这么写？
先定义
define ...
2
3
近期访客