- 串口接收程序 (6篇回复)
- 黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包 (51篇回复)
- Vivado 视频课程，41讲 (4篇回复)
- MIG IP核在Vivado中出现错误：[Place 30-575] Sub-optimal placement for a clock-... (0篇回复)
- FMC-705 四通道数据采集卡 1.25G/14bit (0篇回复)
- 国内最全的高速AD、DA、时钟芯片、接口芯片资料！ (10篇回复)
- LATTICE HW-USBN-2B 高速下载器VCC 如何供电 (6篇回复)
- EP3C16Q240C8 JTAG问题请教 (2篇回复)
- FMC-706 2通道310M/16bit采集+4通道2.5G/16bit回放 (0篇回复)
- XILINX JTAG-HS3高速下载器能支持ise吗？ (4篇回复)
- AG32 MCU中CPLD使用基础（二） (5篇回复)
- 小白学习安路FPGA DR1 (6篇回复)
- LTC2341 16bit (0篇回复)
- 深入浅出玩转FPGA视频学习教程，附课件 3.9G (37篇回复)
- 8份经典的华为FPGA设计文档资料 (168篇回复)
- CPLD和FPGA入门全流程视频教程，基础中的基础！ (48篇回复)
- FPGA设计高级技巧 Xilinx篇 (68篇回复)
- xilinx官方推出的基于xilinx FPGA的PCIE设计的教程 (258篇回复)
- AG32 MCU 的电机控制方案 (3篇回复)
- xilinx zynq7020 通过bram进行ps pl数据交互相关问题请教 (0篇回复)
- NVMe高速传输之摆脱XDMA设计6:系统控制模块设计 (0篇回复)
- NVMe高速传输之摆脱XDMA设计5:系统架构设计 (0篇回复)
- 今日说“法”：FPGA“可编程” 的 “魅惑” (2篇回复)
- 请教一下FPGA的高速GTH的功耗主要来自于哪个电压？？ (0篇回复)
- RDMA简介7之可靠传输 (0篇回复)
- RDMA简介6之RoCE V2连接管理 (0篇回复)
- AG32 MCU+CPLD 联合编程（案例描述） (0篇回复)
- RDMA简介5之RoCE V2分析 (0篇回复)
- 【全行业用户免费】 MangoTree云编译集群服务器，大幅提升FPGA编译速度 (1篇回复)
- 芒果树PXIe RIO板卡丨高性能FPGA光纤通讯卡，支持Aurora协议、10G高速传输 (1篇回复)
- RDMA简介4之ROcE V2初析 (0篇回复)
- Pocket-RIO用户可以借助LabVIEW 平台快速完成 FPGA 开发。 (1篇回复)
- AG32 SDK 最新版本V1.7.7 ：实现构建自动化功能及更新HyperRAM的RGB例程 (0篇回复)
- RDMA简介3之四种子协议介绍及对比 (0篇回复)
- RDMA简介2之A技术优势分析 (0篇回复)
- RDMA简介1之开发必要性 (0篇回复)
- NVMe 现状扫盲 (0篇回复)
- AGM AG32VH(MCU+FPGA+PSRAM) 系列应用指南 (0篇回复)
- NVMe高速传输之摆脱XDMA设计4:PCIe 读应答模块设计 (0篇回复)
- NVMe高速传输之摆脱XDMA设计3:PCIe 写应答模块设计 (0篇回复)